

CPO浪潮下的技術突破、市場博弈與 供應鏈新格局

陳昇祐

之光半導體股份有限公司
Latitude Design Systems

<https://www.latitudeds.com/>

August 15, 2025



CPO 與 Foundry 生態系加速矽光子晶片產業化進程

CPO 技術趨勢與機會

1. 核心技術突破
 - 雷射光源、調變器、光波導等關鍵元件的技術演進與成本下降趨勢
2. 技術路線分化
 - 不同技術方案的市場定位與商業化時程差異
3. 性能與成本平衡
 - 功耗、密度、可靠性間找到最佳均衡點
4. 技術成熟度評估
 - 各技術環節的量產就緒程度與風險評估

市場格局與競爭態勢

1. 市場驅動力
 - AI 算力需求爆發如何催生千億級 CPO 市場機會
2. 巨頭策略對比
 - Nvidia 生態建構 vs. Broadcom 垂直整合的商業模式差異
3. 市場時間窗口
 - LPO 過渡期與 CPO 全面導入的時程預測
4. 需求預測
 - 從數據中心升級週期看 CPO 市場規模與成長軌跡

供應鏈重構與布局

1. 價值鏈分析：
 - 產業鏈各環節的利潤分配與價值
2. 本土的機會：
 - 供應鏈在光學元件、封裝測試的競爭優勢與市場卡位
3. 供應商格局：
 - 關鍵廠商的技術實力、產能規劃與合作夥伴關係

Tower and Latitude Design Systems

Silicon Photonics PDK Update

Upcoming in 2025:
Verilog-A Modeling


New in 2024: Layout based
DRC from Spark Photonics

New in 2024: Advanced SDL
by Python 3 from Latitude

- Ideal for co-designing electro-phonic circuits in an EDA platform
- Complete schematic of electro-phonic circuit is designed and simulated in Cadence Virtuoso using photonic Verilog-A compact models
- Alignment with Ansys INTERCONNECT









Wide range of EDA tools enablement so Tower PIC customers can design with best-in-class tools for their applications

Tower Semiconductor Design Cycle Partners

To better serve the design needs of our customers, Tower Semiconductor partners with leading providers of IP's, PDK's and EDA vendors.

IP Partners

EDA Partners

EDA partnerships enable customers to leverage innovative products and solutions to conquer design challenges and achieve faster time-to-market with high quality and differentiated products.

Tower Semiconductor's design enablement platform utilizes best-in-class and the state-of-the-art industry standard tools to enable its customers to leverage the best-of-breed capabilities in the field of design automation. Tower Semiconductor has worked with leading EDA partners to create design flows for the company's analog/mixed-signal 180nm power management process. This collaboration provides mutual customers with a complete design and manufacturing solution and the fastest path to silicon realization.

Ansyes

cadence

KEYSIGHT
TECHNOLOGIES

IDS
LATITUDE
DESIGN
SYSTEMS

LUCEDA
PHOTONICS

mw

OpenLight

SIEMENS

SILVACO

SPARC
PHOTONICS

SYNOPSYS

Tower
Semiconductor
Where Analog and Value Meet

TGS2025
TECHNICAL GLOBAL SYMPOSIUM

OUR SPONSOR

IDS
LATITUDE
DESIGN
SYSTEMS

Latitude's PIC Studio represents a comprehensive Electronic Design Automation (EDA) platform specifically engineered for photonic integrated circuits. This sophisticated suite integrates multiple specialized tools to streamline the entire design workflow: PhotoCAD serves as the layout editor, Advanced SDL provides schematic-driven design capabilities, pSim and pSim Plus deliver multi-level simulation functionality, and pVerify DRC ensures rigorous design rule checking and verification.

The platform's compatibility with foundry Process Design Kits (PDKs) enables designers to efficiently develop complex photonic systems while maintaining manufacturing feasibility. Perhaps most significantly, PIC Studio facilitates seamless electronic-photonic co-design - a capability that proves essential for emerging technologies such as Co-Packaged Optics (CPO). By bridging the gap between electronic and photonic domains, this platform empowers engineers and researchers to drive innovation in the rapidly evolving field of integrated photonics.

IDS
LATITUDE
DESIGN
SYSTEMS

PIC Studio 在全球 SiPh/LNOI/InP 晶圓廠的認可

12 inch SiPhotonics



TFLN/SiPh/Compound PDK and ADK for 8-inch and Smaller Wafers




01


CPO 技術趨勢與機會

矽光子技術在400G光模組的應用

400 Gbps光收發器



400 Gbps光引擎



Source: MACOM

光學互連技術演進路徑與全球供應鏈重塑

光學互連技術的演進之路

- 資料中心互連技術為滿足不斷增長的頻寬需求，已從傳統銅線演進至光學方案。
- CPO 代表了此演進路徑上的關鍵一步，最終目標是實現極致整合的光學 I/O (OIO)。



重塑全球供應鏈

- CPO 的發展需要一個高度協作的生態系統，從晶片設計、晶圓代工到先進封裝與系統整合。
- 這不僅帶來了技術挑戰，也為價值鏈中的各個環節創造了新的機遇。

💡 晶片設計 & 驅動

NVIDIA, Broadcom,
Marvell

🏭 晶圓代工 &

SiPh

TSMC, Tower, SilTerra

📦 封裝 & 測試


日月光投控, 台星科, 訊
芯-KY

🔧 系統 & 元件

Cisco, Foxconn, 上詮,
波若威

LPO vs. CPO


特性	光電共封裝(CPO)	線性驅動可插拔光學 (LPO)
核心架構	光學引擎與ASIC整合在同一封裝	無DSP的可插拔光學模組
功耗	極低 (系統級優化, 目標<1pJ/bit)	較低 (比DSP方案低約50%)
延遲	極低 (無DSP, 電氣路徑最短)	低 (無模組DSP處理延遲)
頻寬密度	極高 (晶片邊緣I/O)	標準 (受限於前面板空間)
成本	NRE成本極高, 單元成本長期看潛力	BOM成本較低, 總體成本效益高
可維護性	低 (需更換整板, 無法熱插拔)	高 (支持熱插拔, 現場可更換)
供應鏈	易形成供應商鎖定	開放, 多供應商生態
技術成熟度	早期階段, 挑戰巨大	正在快速部署, 生態逐漸成熟
適用場景	長期, 超大規模AI/HPC叢集	近中期, 對功耗敏感的短距離互連
主要挑戰	散熱、可靠性、製造、成本	依賴主機ASIC、距離限制、互通性



LPO模組的內部視圖，展示了用於scale-up的矽光子晶片、驅動器(Driver)和放大器(TIA)，這些元件在高頻寬率和低延遲條件下實現光域和電域之間的資料傳輸。


多維度性能對比

CPO在功耗和密度上具備終極潛力，但LPO在成本、可維護性和技術成熟度上佔據短期優勢。



Forecast for LPO and CPO


Both solutions are being deployed in low volume now, but a lot more is expected in 2026.



Source: May 2025 Report – Silicon Photonics, Linear Drive Pluggable (LPO) and Co-Packaged Optics (CPO)

互連技術功耗效率比較 (pJ/bit)

CPO在功耗效率上展現巨大潛力，但LPO作為過渡方案，在不顛覆運維模式的前提下提供了顯著的功耗節省，成為Arista等廠商力推的對象。



技術	功耗效率 (pJ/bit)	頻寬密度	延遲	可維護性/可服務性	生態系統成熟度
可插拔光模組 (Retimed Pluggable)	~15-20	低	高	非常高 (熱插拔)	非常成熟
線性驅動可插拔光模組 (LPO)	~8-12	低	低	非常高 (熱插拔)	新興
CPO (帶外部光源 ELS)	~5-10	高	非常低	中等 (雷射可更換)	發展中
CPO (帶整合雷射)	<5 (目標)	非常高	非常低	低 (需更換整機)	早期階段

Micro-Ring Modulator (MRM) vs. Mach-Zehnder Modulator (MZM)

NVIDIA
押注 MRM

為其「AI 工廠」對極致功耗與密度的苛刻要求，選擇高風險但高回報的 MRM 技術，旨在構建顛覆性的 AI 基礎設施。

BROADCOM
穩健的 MZM 路線


作為平台提供者，優先考慮可靠性與生態系成熟度，傾向於採用技術風險較低的 MZM 方案，以鞏固其網路市場的領導地位。

**環形諧振調變器 (MRM)**

又稱微環調變器 (MRM)，利用光學諧振原理，以極小的尺寸和極低的功耗實現高效調變。是追求極致**效率**與**密度**的代表。

**馬赫-曾德爾調變器 (MZM)**

基於光學干涉原理，以犧牲尺寸和功耗為代價，換取無可比擬的**穩健性**與**寬頻**特性，是市場上成熟可靠的方案。




指標 (Metric)	微環諧振調變器 (MRM)	馬赫-曾德爾調變器 (MZM)
佔用面積 / 密度	極小 (數十 μm^2)，可實現極高集成密度。	龐大 (數百 μm 至 mm 等級)，集成密度受限。
功耗 / 驅動電壓	極低 (fJ/bit 等級)，亞伏特驅動電壓，易於與 CMOS 直接驅動。	較高 (pJ/bit 等級)，需數伏特的半波電壓 (V_π)。
調變頻寬	受限於品質因數 (Q-factor) 和光子壽命，存在效率與速度的權衡。	極高，透過行波電極 (TW-MZM) 設計可達 100 GHz 以上。
光學頻寬 (波長範圍)	狹窄 (nm 等級)，僅在諧振波長附近高效工作。	寬廣 (數十 nm)，對波長不敏感，性能穩定。
插入損耗 (IL)	結構緊湊，可實現較低損耗。	尺寸較大，光路徑長，通常損耗較高。
消光比 (ER)	可實現高 ER，但對耦合條件和損耗敏感。	設計良好時可實現穩定且高的 ER。
啁啾 (Chirp)	內在具有啁啾，因調變過程改變了諧振器的相位響應。	透過推挽式設計可實現零啁啾，信號保真度高。

MRM vs. MZM


Micro-Ring Modulator

Source: Y. Yuan et al., "A 5 × 200 Gbps microring modulator silicon chip empowered by two-segment Z-shape junctions," *Nat. Commun.*, vol. 15, no. 918, Jan. 2024, doi: 10.1038/s41467-024-45301-3.



Mach-Zehnder Modulator

Source: J. Qin et al., "Highly reliable transmission system for next-generation optical access network based on silicon modulator with maximum-ratio combined receiver," *IEEE J. Sel. Topics Quantum Electron.*, vol. 27, pp. 1-10, May 2021, doi: 10.1109/JSTQE.2020.3021732.



MRM vs. MZM：性能比較與製程挑戰



致勝基石：TSMC 的製程控制

Nvidia 等公司敢於押注 MRM，其底氣源於 TSMC 世界一流的製造實力。TSMC 將 MRM 的成功從一個高風險選項變為可行的戰略賭注。

關鍵尺寸 (CD) 變異控制

< 2nm

這種奈米級的精度控制，確保了數百萬個 MRM 元件性能的高度一致性，是實現高良率、大規模商業化的根本保障。

波導寬度變異 (nm)	諧振波長偏移下限 (nm)	諧振波長偏移上限 (nm)	對元件操作的影響
±0.5	±0.25	±1.0	在嚴格控制下，可能仍在 WDM 通道濾波器通帶內，但性能裕度減小。
±1.0	±0.5	±2.0	諧振峰很可能偏離目標雷射波長，導致消光比急劇下降，插入損耗增加。
±1.5	±0.75	±3.0	元件性能惡化，需要消耗功率進行熱調諧才能補償。
±2.0	±1.0	±4.0	諧振峰錯失目標波長，元件基本失效，熱調諧可能也無法完全補償。

邊緣耦合 vs. 表面耦合的技術選擇

方案一：邊緣耦合 (Edge Coupling)

光從晶片側面水平進入，如同火車駛入隧道。此方法頻寬極寬，損耗低，但其致命缺點是無法在封裝前進行晶圓級測試，大幅提高了大規模生產的成本與複雜度。



高頻寬，但測試困難

方案二：表面耦合 (Surface Coupling)

光從晶片表面垂直射入，如同直升機降落於平台。此方法以光柵耦合器 (Grating Coupler) 為主流，完美兼容晶圓級測試，是實現低成本、大規模製造的關鍵途徑。



可量產，但性能需優化


COUPE的核心價值在於降低進入門檻，讓系統公司能專注於自身核心競爭力。



降低整合風險 加速產品上市 系統級效能優化

多維度性能雷達圖

綜合評估各方案在關鍵指標上的表現。分數越高代表該項性能越優越（註：損耗已作反向處理）。



核心指標：插入損耗 (Insertion Loss)

插入損耗是衡量耦合效率最直接的指標，數值越低代表越多光能成功進入晶片，性能越好。




	COUPE 2.0	Conventional OE	
Coupler	Vertical BBC	Grating Coupler	Edge Coupler
Structure			
#Fiber Rows	Multiple Row	Multiple Row	Single Row
Spot Size	~10 μm	~10 μm	~10 μm
Broad Band	Y	Y	Y
PBSR	Y	Y	Y

現實的挑戰：CPO為何尚未普及？

當前市場：傳統光模組廠商的業績暴增

- 在CPO成熟前的窗口期，AI算力投資激增
- 對800G等高速光模組的需求空前旺盛，為中際旭創等傳統龍頭帶來了爆發式增長。

中際旭創 (Innolight) 業績增長



以中際旭創為例，2024年第一季營收同比飆升163.6%，淨利潤更是暴增303.8%，充分反映了當前市場對高端可插拔光模組的強勁需求。



熱管理

將發熱巨大的交換晶片與對溫度敏感的光學元件緊密封裝，散熱成為首要難關，往往需要複雜的液冷方案。



可靠性與維護

CPO單一埠口故障可能需要更換整塊主板，運維成本和複雜度遠高於可熱插拔的傳統模組。



高密度光學連接

將數百條微小光纖從封裝內部精準引出，對連接器技術、裝配工藝和良率提出了極高要求。



供應鏈與生態

CPO打破了傳統產業分工，需要晶片廠、光學廠和封裝廠深度整合，目前標準尚不統一，生態仍在形成。

CPO的系統性設計挑戰

將光、電、熱、機高度整合在單一封裝內，引發了複雜的多重物理交互作用，傳統孤島式設計流程已然失效。



熱串擾

EIC高熱影響PIC性能



訊號/電源完整性

高頻寄生效應與雜訊



多重物理耦合

電/光/熱/力學交互作用



光纖對位與封裝

次微米級精準度要求

PIC Studio EDA 的價值在於其避免災難性設計失敗的能力，確保投資回報與市場領導地位。

降低投片失敗風險

>50%

在投片前捕捉致命的跨領域設計錯誤，確保首次投片成功。

加速產品上市時間

3-6
個月

透過協同設計與並行開發，縮短至少一個設計週期。

原生統一協同模擬

1
個平台

從零為E/O協同設計而生，提供無縫、穩健的設計體驗。

Marvell CPO部署策略與技術路線圖

A prolonged transition for **scale out CPO**

Pluggables continue to lead for AI scale-out

- Interoperability
- Replaceability
- Full-network uptime
- Inventory management
- Multi-sourcing

Customer considerations for CPO deployment


+

- Reduced power consumption
- Reduced component count
- Higher bandwidth density
- Lower latency

?

- Telemetry and control
- Component reliability
- Field serviceability
- Manufacturing yield and cost
- System design
- Interoperability

Next steps: component, system, and deployment-level evaluation



Co-packaged optics to custom silicon interconnect

3D integrated silicon photonics light engine

Electronics
Photonics
Substrate
Integration on reverse side

6.4T per engine
32 x 224G optical lanes

25.6T 4 engines
Custom silicon interconnect

High-density light engines

Marvell high-density custom silicon interconnects for AI

Next-gen scale up: **CPO**

1.6T 8x224G DR

6.4T 32x224G DR

Light engines
Multiple form factors for integration

Co-packaged optics
Row-scale optical connectivity platform

Reference systems
Support for volume manufacturing

End-to-end CPO systems

Key takeaways


1 CPO is a tipping point for **scale up** beyond a rack

2 CPO improves power, bandwidth... but deployment trade-offs remain



3 Pluggable optics will continue to lead AI **scale out**

Coherent: 光學互連技術的市場演進與挑戰


CPO and pluggable transceivers fit different market requirements



Optimum solution may be the co-existence of 200G lanes, 400G lanes, pluggables, CPO




#4: CPO HAS CREATED NEW MARKETS FOR OPTICAL COMPONENTS




#5: MOORE'S LAW DOES NOT WORK FOR CPO

Most building blocks in CPO systems don't follow CMOS scaling advantages



Pluggable transceivers will remain dominant through 2030





02

市場格局與競爭態勢

主要市場研究機構CPO市場規模預測彙總

市場規模預測：在 AI 應用的強力驅動下，全球各大研調機構均預測 CPO 市場將迎來爆發式增長，年複合增長率預期超過 170%，至 2030 年有望達到百億美元規模。


研究機構 (Research Firm)	預測期間 (Forecast Period)	2030年市場規模 (Market Size in 2030)	複合年增長率 (CAGR)	關鍵假設/註記 (Key Assumptions/Notes)
Yole Group	2024-2030	\$81億美元	137% (2024-2030)	由AI/LLM驅動，NVIDIA的CPO交換器是里程碑事件。
Morgan Stanley (基準)	2023-2030	\$93億美元	172% (2023-2030)	假設NVIDIA Rubin平台於2026年量產並導入CPO，其他廠商2027年跟進。
Morgan Stanley (樂觀)	2023-2030	\$230億美元	210% (2023-2030)	假設Rubin GPU出貨量超預期，且CPO良率顯著提升。
LightCounting	2023-2027	(預測至2027年達450萬端口)	(未提供CAGR)	預計2026-2027年開始大量出貨，屆時CPO將佔800G/1.6T端口近30%。



光學互連技術路線對比：Pluggable vs LPO vs CPO

悖論：可插拔模組的黃金時代


理論上應被淘汰的可插拔光模組，卻因 AI 算力「緊急部署」需求，迎來了空前的利潤高峰。成熟、可靠的生態系使其成為市場當下唯一可行的選擇。



資料來源：廠商 2025 H1 財報/預告

技術路線大對決

目前市場存在三種主流技術路線，各有優劣。LPO 作為改良方案，在保留可插拔形態的同時提供了部分 CPO 的功耗優勢，而 CPO 在核心性能指標上無可匹敵，但在運維和生態上嚴重滯後。



屬性	線性驅動可插拔光學 (LPO)	光電共封裝 (CPO)
架構原理	無DSP的可插拔模組	光學引擎與ASIC集成在同一封裝
節能潛力	較低 (模組級功耗降低約50%)	最高 (系統級優化)
延遲降低	較低 (無模組DSP延遲)	最低 (信號路徑最短)
頻寬密度	受限於可插拔封裝	非常高
可維護性/維修	高 (熱插拔, 現場可更換)	低 (需更換整個交換器主機板)
供應鏈影響	較小 (沿用現有生態系統)	巨大 (供應商鎖定)
互操作性	較低 (需要緊密協同設計)	無 (集成單一產品)
技術成熟度/採納時程	近期 (2024-2026)	長期 (2026年後)

AI工廠網路擴展策略：Scale-Up vs Scale-Out的CPO部署路徑

由數萬顆GPU組成的AI工廠，對網路頻寬、延遲和能效提出了前所未有的要求。催生了兩種不同的網路擴展策略，並決定了CPO的早期部署路徑。

縱向擴展 (Scale-Up) - 打造超級節點

專注於增強單一伺服器節點的內部互連能力，將其打造成一個超級電腦。性能、密度和功耗是首要考量。

- **應用場景:** 高效能AI伺服器、HPC
- **技術選擇:** CPO for XPU (客製化AI加速器)
- **核心優勢:** 極致性能、賦能新型伺服器架構
- **代表廠商:** Marvell 戰略核心


橫向擴展 (Scale-Out) - 連接萬千節點

為大規模AI工廠設計，旨在將數千個GPU伺服器節點高效地連接成一個龐大的運算集群。

- **應用場景:** 大規模AI訓練集群、通用雲端網路
- **技術選擇:** CPO 交換器 (Nvidia/Broadcom)
- **核心考量:** 極致擴展性、成本效益(\$/Gbps)、多供應商生態
- **代表廠商:** Nvidia、Broadcom 戰略核心

CSP廠商的CPO策略分化分析

面對CPO帶來的機遇與挑戰，全球各大雲端服務供應商(CSP)採取了截然不同的策略。Meta與Microsoft積極推動開放生態，騰訊務實部署，而Google與AWS則保持戰略性沉默，可能在內部開發專有方案。



超大規模數據中心	公開立場	主要應用驅動力	已知合作夥伴/協作	主要考量因素
Meta, Microsoft	積極推動者	AI/ML, 元宇宙	CPO協作組織, OCP, OFC	性能, 功耗, 開放生態系統, 避免供應商綁定
騰訊	早期部署者	AI/ML, 雲端基礎設施	Broadcom, 銳捷網路	快速部署, 性能, 功耗, 供應鏈合作
阿里雲, 字節跳動	積極參與者	AI訓練集群	OCP, OFC, 網路設備商	頻寬, 功耗, 密度, 網路穩定性
Google, AWS	謹慎/沉默	AI (自研晶片), 通用雲端	(可能為內部OIO開發)	垂直整合, 供應鏈控制, 成本, 可靠性

四大半導體廠商CPO技術路線對比

CPO的浪潮之巔，四家半導體巨頭正圍繞技術路線、市場策略和生態系統展開激烈競爭，主導著未來數據中心架構的走向。


核心技術路線之爭：雷射架構

雷射光源的架構是CPO最關鍵的技術分歧點。外部光源 (ELS)方案提升了可維護性，是市場主流；而Intel的整合光源方案則追求極致整合，代表了不同的技術哲學。



供應商策略比較


各家廠商憑藉其獨特的技術積累和市場定位，提出了截然不同的CPO解決方案。Nvidia專注於Scale-Out AI工廠，而Marvell則獨特地賦能Scale-Up伺服器。



供應商	市場推廣策略	目標架構 (縱向/橫向)	核心技術差異化	雷射架構	調變器類型
Broadcom	商業晶片	橫向擴展 & 縱向擴展	完整的交換器 + 光學平台	外部光源 (ELS)	MZM
Nvidia	垂直整合AI系統	橫向擴展 (AI工廠)	可插拔光學子組件 (OSA)	高效外部光源 (ELS)	MRM
Marvell	開放平台 & 客製化賦能	縱向擴展 (客製化XPU)	3D SiPho引擎, 賦能客製化	外部光源 (ELS)	MZM
Intel	差異化整合 (OIO Chiplet)	橫向擴展 & 縱向擴展	完全整合的片上雷射	整合光源	MZM

CPO技術路線對比：Broadcom vs NVIDIA的製程整合策略

特性	Broadcom (Baily)	NVIDIA (Spectrum-X/Quantum-X)
總頻寬 (Bandwidth)	51.2 Tbps (已交付), 102.4 Tbps (TH6, 六月新發布)	102.4 Tbps - 409.6 Tbps (規劃中)
封裝技術 (Packaging)	2.5D 有機基板 (Organic Substrate)	3D 混合鍵合 (Hybrid Bonding)
整合哲學 (Philosophy)	演進式：基板上系統 (System-on-Substrate)	革命性：封裝內系統 (System-in-Package)
EIC/PIC 整合	PIC+Driver 堆疊後，與 ASIC 並排放置 (Side-by-side)	EIC-on-PIC 垂直堆疊 (Vertical Stacking)
核心促成技術 (Enabler)	成熟 OSAT 製程、自動化光纖耦合	TSMC SoIC-X, COUPE 平台
模組化/可維護性	外部雷射源 (ELS) 可更換；光學引擎集成後不可更換	ELS 和光學子組件 (OSA) 均可現場更換
測試流程 (Testing)	封裝後單步測試 (Package-level test)	子組件預測試 + 封裝後測試 (Sub-assembly pre-test)
市場策略 (Strategy)	水平賦能者 (Horizontal Enabler) - 提供 CPO 平台	垂直整合者 (Vertical Integrator) - 提供端到端 AI 方案



開放生態 vs. 垂直整合

Broadcom 與 NVIDIA 正分別以「開放乙太網路」和「垂直整合 AI 平台」兩種截然不同的哲學，塑造 CPO 時代的市場格局

Broadcom：開放乙太網路的倡導者

以 Tomahawk 6 為核心，推動 SUE 開放框架，旨在將乙太網路打造成通用的 AI 光纖網路標準，聯合廣大生態夥伴對抗 NVIDIA 的封閉體系。

- 核心晶片：Tomahawk 6 (102.4T)
- 技術路徑：3nm 多晶粒架構
- 生態策略：開放 SUE 框架，與任何 XPU 協同工作

NVIDIA：垂直整合的 AI 帝國


將 CPO 作為其 Rubin AI 平台的核心戰略，利用光互連突破 NVLink 的擴展瓶頸，目標是將整個資料中心整合為一個巨大的虛擬 GPU。

- 核心平台：Rubin / Rubin Ultra (2026)
- 技術路徑：TSMC COUPE 3D 堆疊
- 生態策略：軟硬體垂直整合，打造封閉高效能生態

項目	Spectrum-X	Quantum-X	Rubin
領域	乙太網路	InfiniBand 網路	GPU / CPU 架構
技術重點	乙太網路與 AI 優化	InfiniBand 與超級運算	高效能 AI 運算核心
用途	AI 資料中心、雲端運算	高端 AI / HPC 超級運算叢集	極限 AI 訓練與推論
主要產品	Spectrum-4 交換機、BlueField-3	Quantum-X800 交換機、ConnectX-8	Rubin GPU、Vera CPU
頻寬	單埠最高 800Gb/s	單埠最高 800Gb/s	不屬於網路，為運算重點
光子技術	支援矽光子共封裝	支援矽光子共封裝	不涉及
發佈時間	2024-2025 年持續推出	2024-2025 年持續推出	預計 2025 年底量產
適用場景	AI 雲端、混合 AI、開放乙太網	世界頂尖超級電腦	下一代 AI 模型訓練

Broadcom Tomahawk交換器世代比較

功能	Tomahawk 4 (Humboldt)	Tomahawk 5 (Bailly)	Tomahawk 6 (Davisson/Standard)
總頻寬 (Tbps)	25.6	51.2	102.4
製程節點 (nm)	7	5	3
架構	單晶片 (Monolithic)	單晶片 (Monolithic)	多晶粒 (Multi-die)
最大SerDes通道速率 (G)	100	100	200
最大SerDes通道數	256	512	1,024 (100G) / 512 (200G)
最大埠速率 (TbE)	0.8	0.8	1.6
CPO每800G功耗 (W)	~6.4	5.5	< 5.0 (預估)
關鍵AI功能	基礎遙測	Cognitive Routing 1.0	Cognitive Routing 2.0, SUE
發布年份	2021 (CPO)	2023 (CPO)	2025



Broadcom作為「商業晶片」供應商，為整個網路設備市場提供標準化解決方案，促進了市場競爭和生態多元化。

Broadcom Offers Complete Coverage of HPC and AI

HPC

Tomahawk Ultra
51.2 Tbps

AI Scale-Up

Tomahawk 6
102.4 Tbps

AI Scale-Out

Jericho4
51.2 Tbps

Region Scale-Out

OPEN // SCALABLE // POWER EFFICIENT


Source: 2025 OCP APAC Summit Keynote - Broadcom

現實的挑戰：CPO為何尚未普及？

當前市場：傳統光模組廠商的業績暴增

- 在CPO成熟前的窗口期，AI算力投資激增
- 對800G等高速光模組的需求空前旺盛，為中際旭創等傳統龍頭帶來了爆發式增長。

中際旭創 (Innolight) 業績增長



以中際旭創為例，2024年第一季營收同比飆升163.6%，淨利潤更是暴增303.8%，充分反映了當前市場對高端可插拔光模組的強勁需求。



熱管理

將發熱巨大的交換晶片與對溫度敏感的光學元件緊密封裝，散熱成為首要難關，往往需要複雜的液冷方案。



可靠性與維護

CPO單一埠口故障可能需要更換整塊主板，運維成本和複雜度遠高於可熱插拔的傳統模組。



高密度光學連接

將數百條微小光纖從封裝內部精準引出，對連接器技術、裝配工藝和良率提出了極高要求。



供應鏈與生態


CPO打破了傳統產業分工，需要晶片廠、光學廠和封裝廠深度整合，目前標準尚不統一，生態仍在形成。

全球競爭格局：光模組廠商主導，巨頭跨界佈局

在全球光模組供應商TOP10榜單中，亞洲廠商佔據7席，已形成主導地位。同時， Nvidia、Broadcom等晶片巨頭正通過CPO技術跨界佈局， 重塑競爭規則。

悖論：可插拔模組的黃金時代


理論上應被淘汰的可插拔光模組，卻因 AI 算力「緊急部署」需求，迎來了空前的利潤高峰。成熟、可靠的生態系使其成為市場當下唯一可行的選擇。




資料來源：廠商 2025 H1 財報/預告

技術路線大對決

目前市場存在三種主流技術路線，各有優劣。LPO 作為改良方案，在保留可插拔形態的同時提供了部分 CPO 的功耗優勢，而 CPO 在核心性能指標上無可匹敵，但在運維和生態上嚴重滯後。




2024年全球TOP10光模組供應商



圖中標示為珊瑚紅的為中國廠商。前三名合計佔據近50% 市場份額。

光互連技術滲透率預測



預計到2028年後，CPO和LPO等整合光學方案將開始大規模部署，逐步蠶食傳統可插拔方案的市場份額。

邊緣耦合 vs. 表面耦合的技術選擇

方案一：邊緣耦合 (Edge Coupling)


光從晶片側面水平進入，如同火車駛入隧道。此方法頻寬極寬，損耗低，但其致命缺點是無法在封裝前進行晶圓級測試，大幅提高了大規模生產的成本與複雜度。



高頻寬，但測試困難

多維度性能雷達圖

綜合評估各方案在關鍵指標上的表現。分數越高代表該項性能越優越（註：損耗已作反向處理）。



方案二：表面耦合 (Surface Coupling)


光從晶片表面垂直射入，如同直升機降落於平台。此方法以光柵耦合器 (Grating Coupler) 為主流，完美兼容晶圓級測試，是實現低成本、大規模製造的關鍵途徑。



可量產，但性能需優化

核心指標：插入損耗 (Insertion Loss)

插入損耗是衡量耦合效率最直接的指標，數值越低代表越多光能成功進入晶片，性能越好。



COUPE的核心價值在於降低進入門檻，讓系統公司能專注於自身核心競爭力。



降低整合風險 加速產品上市 系統級效能優化

	COUPE 2.0	Conventional OE	
Coupler	Vertical BBC	Grating Coupler	Edge Coupler
Structure			
#Fiber Rows	Multiple Row	Multiple Row	Single Row
Spot Size	~10 μm	~10 μm	~10 μm
Broad Band	Y	Y	Y
PBSR	Y	Y	Y



03

供應鏈重構與布局

NVIDIA專有 vs. 開放標準聯邦

特性	NVIDIA 專有生態	開放標準聯盟 (UALink + UEC)
核心技術	Scale-Up: NVLink / NVSwitch Scale-Out: InfiniBand / Spectrum-X	Scale-Up: UALink Scale-Out: Ultra Ethernet (UET)
主導者	NVIDIA	AMD, Intel, Google, Meta, Microsoft, Broadcom, Cisco 等
目標	效能最大化，鞏固生態護城河	建立開放、互通的生態系，打破供應商鎖定，降低成本
技術基礎	專有協定與硬體	UALink: 基於AMD Infinity Fabric UEC: 增強型乙太網路
生態模式	垂直整合，封閉生態	水平分工，開放生態
優勢	性能領先，軟硬體協同優化，即插即用	多供應商選擇，成本潛力低，靈活性高
劣勢	成本高昂，供應商鎖定	生態成熟需時，初期整合複雜，性能待驗證

NVIDIA 垂直整合帝國



優勢：極致性能、軟硬體協同優化。
劣勢：成本高昂、供應商鎖定。

開放標準聯邦



優勢：多供應商選擇、成本潛力低。
劣勢：生態待成熟、初期整合複雜。

NVIDIA

專有系統巨頭

透過「NVLink + InfiniBand」的垂直整合方案，提供極致性能，鞏固其AI霸權和高利潤護城河。

AMD / Intel

開放生態推動者

作為挑戰者，堅定擁抱開放標準，主導UALink與UEC聯盟，試圖聯合產業力量打破NVIDIA的封鎖。

Broadcom

關鍵晶片供應商

扮演中立的「軍火商」，為所有生態系統提供核心的交換器ASIC晶片，最大化其市場份額。

Google / Amazon

自研系統巨頭

透過自研TPU/Trainium晶片與專有互連技術，追求極致客製化與成本效益，擺脫對外依賴。

Microsoft / Meta

大規模採用者

身為最大買家，核心訴求是降低成本與供應商鎖定風險，因此成為推動開放標準最關鍵的需求方力量。


UCIe 標準

底層使能技術

作為開放的Chiplet互連標準，UCIe如同晶片級的「樂高」，將極大降低CPO門檻，賦能開放生態。

NVIDIA雙平台策略：Quantum-X vs Spectrum-X的CPO演進路線

在 AI 工廠時代，網路是效能的關鍵。NVIDIA 透過 Quantum-X 與 Spectrum-X 兩大平台，為不同需求的 AI 基礎設施提供了截然不同的解決方案，展現其主導市場的野心。



Quantum-X: 網路內運算 (SHARP)

將集體通訊 (如 All-Reduce) 從主機卸載至交換器網路，在資料傳輸路徑上直接完成運算。這是一種高度專用化的硬體加速，能大幅降低延遲、減少網路流量，專為大規模模型訓練而生。


- ⚙️ **專用加速**：為特定 AI 運算提供極致效能。
- ⚡ **極低延遲**：消除資料來回傳輸的延遲。
- 📉 **流量減半**：聚合操作在網路中完成，減少數據量。

Spectrum-X: DPU 卸載 (BlueField)

使用可程式化的資料處理單元 (DPU) 卸載整個基礎設施堆疊，包括網路、儲存和安全。這是一個通用的加速引擎，為雲端環境提供了無與倫比的靈活性和多租戶隔離能力。

- 🌟 **通用卸載**：處理網路、儲存、安全等多種任務。
- 🔒 **零信任安全**：在硬體層級隔離租戶與基礎設施。
- 🔧 **可程式化**：透過 DOCA SDK 提供無限創新可能。

Quantum-X 追求極致效能，而 Spectrum-X 則在效能、彈性與多租戶能力之間取得平衡。



NVIDIA CPO 產品路線圖

NVIDIA 計劃在兩大平台上陸續推出基於 CPO 的 Photonics 交換器，引領下一代資料中心網路架構。

2025 H2

Quantum-X Photonics (CPO)






採用單晶片 ASIC 設計，專為 InfiniBand 的極致效能打造。

2026

Spectrum-X Photonics (CPO)

採用多晶片模組 (MCM) 設計，提供更靈活、更高密度的乙太網路方案。


Quantum-X：關鍵元件與供應鏈生態



元件大類	子元件	功能與角色	關鍵規格	潛在供應商
核心封裝模組	Quantum-X Photonics Package	整合 ASIC 晶片與矽光引擎的核心組件，是 CPO 技術的實體。	採用台積電 COUPE 3D 封裝製程，整合 1 個 ASIC 和 18 個矽光引擎。	NVIDIA (設計), 台積電 (製造) ⁶
主控晶片	Quantum-X800 ASIC	交換機的「大腦」，負責數據交換、路由及網路內運算。	28.8 Tb/s 吞吐量，1070 億電晶體，台積電 4N 製程，內建 3.6 TFLOPS FP8 SHARP 運算單元。	NVIDIA (自研), 台積電 (代工)
光電轉換核心	Silicon Photonics Engine (SPE)	光電訊號轉換的心臟，將電訊號調製成光訊號發送，並接收光訊號轉換為電訊號。	每顆 3.2T 頻寬，集成 ~1000 個光子器件 (含 320 個 MRM)，功耗 8.6W，台積電 N65 製程	NVIDIA (設計), 台積電 (製造), 天孚通信 (光路封裝測試)
外部光源	External Laser Source (ELS)	為所有矽光引擎提供穩定、高功率的連續波 (CW) 雷射光源。	18 個模組 (N+1 冗餘)，每個含 8 顆雷射器 (1:7 備份)，單顆功率 >500mW，波長穩定性 ±0.05nm。	Lumentum (雷射晶片), 天孚通信 (封裝與溫控集成), Fabrinet (代工)
光纖介面	Fiber Array Unit (FAU)	連接矽光引擎晶片與外部光纖陣列的精密封裝單元。	玻璃基板光路對準技術，精度 ±0.5μm。	天孚通信 (TFC)
	MPO Connectors	高密度的多芯光纖連接器，用於外部光纖線纜的接入。	144 個 MPO-16 埠，總計 1152 根單模光纖，支援盲插，插損 <0.3dB。	Senko, 太辰光 (T&S)
封裝基板	Substrate	承載 ASIC 和 SPE 的多層互連基板，實現光、電、熱的整合。	ABF 載板 (ASIC) + 玻璃基光互連基板 (SPE)，需高頻低損耗、高導熱率。	欣興電子 (ABF), 三星電機 (玻璃基板)
系統級組件	Liquid Cooling System	為高功率密度的 CPO 交換機提供散熱解決方案。	採用液冷散熱，確保 ASIC 和光學元件在最佳溫度下運作。	CoolIT Systems, Vertiv
	Built-in Fiber Management	內置光纖集線箱 (Shuffle Box) 和管理系統，有序佈放海量光纖。	16 插槽 x 16 MPO 設計，自動化路徑優化。	天孚通信 (FAU 封裝), 太辰光 (配線系統)

Lumentum CPO雷射技術：InP領導地位與AI擴展路線圖

NVIDIA's Spectrum-X CPO Switch



NVIDIA Spectrum-X Photonics
CPO Co-Invention Ecosystem Partners

Technology Innovations

- New Microring Modulators (MRM)
- TSMC Photonics Engine Optimizations
- High Power, High Efficiency Lasers
- Detachable Fiber Connectors
- 100% of Patents Licensed to Customers

LUMENTUM



Leveraging Lumentum Foundational Leadership in Lasers

Lumentum's Decades of InP Leadership

Paving the way for Cloud data center success



Class-Leading CPO Laser Performance



ELS vs. ILS技術演進：從標準化到高整合的雷射光源發展



2024-2025: ELS 廣泛採用與標準化

- 插拔式 ELS 技術成熟，成為市場主流。OIF 推動 ELSFP 標準化，加速跨廠商互通，支援 51.2T-102.4T 交換器大規模部署。


2026+: ILS 技術突破與萌芽

- 矽基雷射與量子點雷射技術持續突破，可靠性與效率提升。高整合 ILS 方案開始在超高密度 (>100Tbps) 應用中成為可行選項，成本優勢逐漸顯現。

比較維度	整合式雷射 (Integrated Laser Source)	外部雷射源 (External Laser Source, ELS)
代表廠商	Intel	Broadcom, Cisco, Nvidia
集成度	極高，雷射器集成於PIC芯片上	較高，雷射光源作為獨立模組
散熱管理	極具挑戰性，雷射器與ASIC熱源耦合	大幅簡化，雷射光源可獨立散熱
可靠性/可維護性	低，雷射器故障需更換整個CPO封裝	高，雷射光源模組可獨立熱插拔更換
光路損耗	最低，無額外光纖連接	存在額外連接損耗
系統複雜度	封裝內部極複雜，外部簡潔	封裝內部相對簡化，外部需額外光纖連接
適用場景/風險偏好	追求極致集成度，能承擔高運維風險	注重商業化可行性，要求高可靠性和低運維風險



Ref: TSMC, ECTC 2025.



Ref: Sumitomo Electric Industries, ECTC 2025

雲端廠商AI策略分化

頂級雲端廠商對 CPO、LPO 及 AI 未來的戰略佈局

- 市場並未形成簡單的兩極對立，而是根據自身業務和風險偏好，演化出多種複雜的戰略。
- 以下圖表展示了主要廠商的戰略傾向分佈。



CPO 擁護者 LPO 務實主義者 混合策略

顛覆者 戰略觀察家

CPO 擁護者與先驅

NVIDIA

立場：系統級 CPO 推動者

將 CPO 作為其「AI 工廠」願景的基石，深度整合至 Spectrum-X 和 Quantum-X 交換器平台，以垂直整合策略強力推動 CPO 生態。

Tencent (騰訊)

立場：CPO 早期採用者

與 Broadcom 合作，率先部署業界首個 25.6T CPO 交換器系統，扮演了 CPO 技術在超大規模資料中心真實環境中驗證的先驅角色。

LPO 務實主義者

ByteDance (字節跳動)

立場：開放可插拔方案支持者

作為 LPO 多源協議 (MSA) 的創始成員，明確支持保留可插拔形態、標準化且具備多供應商選擇的 LPO 技術路線，優先考慮營運靈活性。

混合策略佈局者

Meta

立場：應用驅動的雙軌策略

根據應用場景選擇技術：在 AI 叢集內部 (Scale-Up) 探索 CPO 以追求極致密度；在更廣泛的數據中心網路 (Scale-Out) 中則傾向於 LPO/可插拔方案。

Microsoft

立場：生態系統的耐心建構者

深度參與 CPO 標準制定，但採取「戰略性耐心」，旨在確保技術成熟、可靠且具備多供應商互通性後再大規模部署，專注於降低長期營運風險。

顛覆者與戰略觀察家

Google

立場：架構顛覆者

選擇了完全不同的道路——光路交換 (OCS)。透過網路架構層面的創新，繞過了 CPO 與 LPO 在元件層級的爭論。

Amazon (AWS)

立場：戰略觀察家

公開立場模糊，扮演「快速跟隨者」角色。等待技術和市場成熟，以便利用其巨大採購規模，在風險降低後迅速行動。

Alibaba (阿里巴巴)

立場：戰略觀察家

與 Amazon 策略類似，保持「戰略性沉默」，積極評估所有方案，旨在保持最大的技術選擇靈活性和供應鏈議價能力。


光學互連策略全覽：技術路線與市場定位分析

廠商/公司	主要策略/立場	關鍵技術焦點	主要應用場景	關鍵證據
NVIDIA	CPO 擁護者	CPO	AI Scale-Up / Scale-Out	GTC 2025 發布，與 TSMC 合作
Broadcom	CPO 擁護者 (雙軌)	CPO, LPO	AI/雲端基礎設施	推出多代 CPO 產品，參與 LPO MSA
Tencent	CPO 先驅	CPO	雲端基礎設施	與 Broadcom 合作部署 Humboldt 交換器
ByteDance	LPO 務實主義者	LPO & 可插拔	通用 Scale-Out	LPO MSA 成員
Meta	雙軌策略 (應用驅動)	CPO 用於 Scale-Up, LPO/可插拔用於 Scale-Out	AI 叢集, 資料中心網路	OFC/OCP 研討會發言, 51.2T 可插拔交換器設計
Microsoft	生態系統建構者	CPO (透過標準), 可插拔	為大規模部署進行未來驗證	參與 OIF/OCP, 專注於可靠性和標準
Google	架構顛覆者	OCS (光路交換)	統一的資料中心網路	Project Apollo, SIGCOMM 論文, 公開演講 ⁶¹
Amazon/Alibaba	戰略觀察家	技術評估中 (所有方案)	TCO 最佳化的基礎設施	相對公開沈默, 參與行業論壇

特性	DSP 可插拔光模組	線性驅動可插拔光學 (LPO)	共封裝光學 (CPO)
系統級功耗	高	中 (比 DSP 模組低約 50%) ¹⁶	最低 (系統級節省 30-70%)
延遲	較高	較低 (無模組內 DSP 處理)	最低 (毫米級電氣路徑)
頻寬密度	受限於面板空間	受限於面板空間	極高 (封裝內整合)
可維護性	優 (可熱插拔, 現場更換)	優 (可熱插拔, 現場更換)	差 (需更換整個交換器)
生態系統成熟度	高 (多供應商, 標準化)	發展中 (LPO MSA 正在推動)	發展初期 (多為單一供應商方案)
主要優勢	成熟、靈活、多供應商	功耗/延遲/成本顯著降低, 保留可插拔性	極致的功耗、密度和性能
主要劣勢	功耗高、密度受限	依賴主機 ASIC, 需標準化	維護困難、熱管理複雜、供應商鎖定

NVIDIA, Google, Broadcom 對比

特性維度	NVIDIA	Google	Broadcom
設計哲學	垂直整合，效能至上 (Scale-Up優先)	軟體定義，靈活性與TCO優先 (Scale-Out)	水平分工，開放生態與標準化賦能
核心互連技術	NVLink, NVSwitch, InfiniBand	ICI (晶片間互連), OCS (光路交換)	標準乙太網 (Ethernet)
典型產品/架構	DGX GB200 NVL72 SuperPod	TPU v4/v5/Ironwood Pod, Jupiter網路	Tomahawk/Trident/Jericho系列晶片
目標工作負載	極大規模AI模型訓練	多樣化的雲端AI訓練與推論	廣泛的企業、雲端及AI資料中心
擴展模型	NVLink域內Scale-Up, 域間Scale-Out	Pod內ICI擴展, Pod間OCS/DCN擴展	基於Clos/Fat-Tree的Scale-Out
關鍵創新	NVLink-C2C, 第五代NVSwitch, SHARP	OCS (Palomar), Orion SDN, 動態拓撲工程	NetGNT (晶片上AI引擎), UEC聯盟
生態系統模式	封閉的端到端解決方案	自研自用的超大規模雲端基礎設施	開放的商業晶片 (Merchant Silicon) 模式
主要優勢	極致的AI訓練效能，簡化的程式設計模型	無與倫比的網路靈活性，極低的長期TCO	成本效益高，避免供應商鎖定，生態豐富



雷達圖直觀展示了三家公司在不同戰略維度上的相對優勢。NVIDIA 在純效能上領先，Google在靈活性與成本效益上獨樹一幟，而Broadcom則以開放性見長。



Google將網路視為可透過軟體重構的資源池，其OCS技術能根據AI任務需求，動態生成最佳化的物理網路拓撲，實現極致靈活性。

Tower 與 TSMC 的矽光子策略比較

特性	Tower Semiconductor	TSMC
核心策略	模組化、靈活性	整體化、整合性
關鍵技術	異質整合 (晶片上雷射)	3D 堆疊 (EIC-on-PIC)
目標市場	可插拔光模組製造商	AI 晶片設計商 (Nvidia, etc.)
量產時程	PH18 已量產	COUPE 預計 2026 年
設計模型	開放，支援 Latitude Design Systems, Cadence, Synopsys 等	與 Cadence, Synopsys 合作開發的專用流程

短期 (未來 3-5 年): 雙軌共存

市場將呈現雙軌發展。Tower 主導成熟的可插拔光模組市場 (800G/1.6T)，而 TSMC 則專注於為其頂級客戶導入 CPO 解決方案。兩個市場相對獨立。

長期 (5 年以上): 正面碰撞

隨著 CPO 技術成熟、成本下降，將開始滲透傳統市場。屆時，Tower 的異質整合平台將與 TSMC 的 CPO 方案直接競爭，兩種技術哲學將正面交鋒。

多元化製程平台




王牌技術：晶片上雷射

異質整合 (Heterogeneous Integration)

Tower 的核心優勢在於能將磷化銦 (InP) 雷射光源直接整合到矽光子晶片上。這從根本上簡化了客戶的封裝流程、降低了成本和尺寸，是其對抗 TSMC 先進封裝的關鍵武器。

客戶生態系：可插拔光模組市場



Tower 作為核心晶圓廠，支撐著中際旭創、新易盛等領導廠商的 400G/800G/1.6T 產品線。

革命性架構：COUPE




核心優勢：先進封裝

3D 封裝 (CoWoS, SolC-X)

TSMC 並非在元件層級競爭，而是利用其在先進封裝領域無可匹敵的實力，直接改變競爭維度，提供其他廠商無法複製的系統級整合方案。

性能路線圖：由 AI 晶片定義



Tower開放模式 vs. TSMC整合策略

Tower: 開放的賦能者



採取「開放式晶圓代工」模式，為現有光通訊產業鏈提供靈活、客製化的製造平台，賦能中際旭創 (Innolight)、新易盛 (Eoptolink) 等客戶在可插拔光模組市場持續創新。

TSMC: 整合的顛覆者



利用其在先進封裝的絕對優勢，推出高度整合的「光電共封裝」(CPO) 平台 COUPE，為 Nvidia、Broadcom 等頂級客戶提供顛覆性的系統級解決方案，旨在重塑市場格局。

特性	Tower Semiconductor	TSMC
主要平台	PH18 (200mm), 300mm SiPho, PH18DA/DB (異質整合)	COUPE (Compact Universal Photonic Engine)
晶圓尺寸	200mm, 300mm	300mm
晶圓代工模式	開放式晶圓代工 (Open Foundry)	整合系統 / 策略合作 (Integrated System)
核心技術焦點	靈活性、客製化、異質整合 (InP/GaAs 光源)、支援可插拔光模組	3D 晶片堆疊 (EIC-on-PIC)、先進封裝 (SoIC-X, CoWoS)、光電共封裝 (CPO)
主要公開客戶	中際旭創 (Innolight), 新易盛 (Eoptolink), OpenLight, Alcyon Photonics	輝達 (Nvidia), 博通 (Broadcom), 超微 (AMD)
量產狀況	PH18 已大規模量產; 300mm 平台 ramping 中; 異質整合平台原型開發中	65nm SiPho 已量產; COUPE 平台驗證/送樣中, 預計 2026 年大規模量產

Tower Semiconductor 矽光子晶圓代工業務進展

獲利與再投資的良性循環

矽光子的高利潤為大規模研發和擴產提供了資金，而技術與產能的領先又鞏固了其高定價權，形成難以逾越的競爭護城河。



全球化製造佈局

為應對地緣政治風險，Tower 提供跨區域的生產選項，為全球客戶提供無可比擬的供應鏈韌性。

- IL 以色列 Fab 2
核心研發與生產基地
- US 美國德州 Fab 9
滿足北美客戶需求
- JP 日本 Fab 7
300mm 晶圓廠，擴展亞洲市場

技術/節點	關鍵特性與優勢	開發狀態/時間線	戰略意涵
1.6T 可插拔模組	相較EML具備成本與性能雙重優勢；PIC高度集成	2025年Q2已「良好爬坡」	市場轉折點；加速取代EML方案
3.2T 可插拔模組	需要基礎性新材料與工藝改進	與一級客戶協同開發；目標2026年中期量產	鞏固下一代技術領導地位；深化客戶夥伴關係
接收端技術	針對Rx功能的成本/性能優勢；基於300mm平台	2025年Q2完成原型；Q4初步生產	擴大TAM約20%；提供更完整的平台解決方案
光電共封裝(CPO)	長期的架構轉變	內部研發進行中；預計2029-2030年後進入市場	務實的長期定位；專注最大化當前可插拔市場機遇


技術路線圖：從量產到前沿

Tower 的技術路線清晰，從成熟的 1.6T 方案到需要基礎性创新的 3.2T 平台，每一步都旨在鞏固其市場領導地位。




營收結構轉變 (射頻基礎設施)

在矽光子業務的強力驅動下，包含 SiPho 與 SiGe 的射頻基礎設施業務營收佔比顯著提升，成為公司的核心增長引擎。



矽光子業務營收預測

矽光子業務正經歷爆炸性增長，預計 2025 年營收將較 2024 年的 1.05 億美元實現翻倍以上增長，顯示市場需求極其強勁。



CPO時代：價值鏈的重組

CPO技術將產業主導權從傳統的「光模組為中心」轉移至「ASIC為中心」。這意味著價值鏈正在重構，ASIC/GPU設計巨頭與先進封裝廠的角色日益關鍵。



價值鏈重塑

🏆 贏家 (Winners)

價值鏈向掌握矽光子平台與先進封裝技術的半導體巨頭集中。

台積電 (TSMC) - 晶圓代工

憑藉COUPE平台，從製造商轉變為生態定義者，鞏固AI時代核心地位。



日月光 (ASE) - 封裝測試

承接技術壁壘最高的CPO封裝環節，帶來高毛利新業務，改善獲利結構。

上詮 (FOCI) - 關鍵零組件

其耐高溫FAU技術深度綁定台積電生態，享有先行者優勢。

📉 受衝擊者 (Challenged)

傳統光學元件與DSP供應商面臨價值被侵蝕與轉型壓力。

DSP供應商 (如 Marvell)


CPO架構移除了對獨立DSP晶片的需求，構成長期結構性威脅。價值從DSP轉移的趨勢明確。

傳統光模組廠 (如 訊特科技)

面臨雙重壓力：核心技術被CPO取代，且價值鏈向上游半導體廠轉移。未來增長需依賴ELS等新市場。

價值鏈環節	傳統可插拔光模組模式	CPO 共封裝光學模式	價值轉移方向
ASIC/系統廠	採購標準化光模組，專注於交換器晶片與系統軟體。	主導整個光電系統架構，定義光學規格，控制整合流程。	價值顯著流入。 從元件採購方轉變為生態系主導者，捕獲系統整合的巨大價值。
晶圓代工/封測廠	提供標準的 CMOS 製程與後段封裝服務。	提供高價值的矽光子製程與 2.5D/3D 異質整合封裝服務。	價值顯著流入。 先進封裝成為關鍵賦能技術，價值從傳統組裝轉向高階製造。
光收發器廠商	設計、組裝並銷售完整的標準化光模組，掌握主要利潤。	角色轉變為光學引擎或元件供應商，參與 ASIC 廠主導的生態系。	價值流出/轉型。 傳統模組業務面臨萎縮，需轉型為元件或子系統供應商，利潤空間受擠壓。
零組件供應商	向光收發器廠商提供雷射器、探測器等標準化元件。	直接向 ASIC 廠或其封測夥伴提供已知良好晶片 (KGD) 。	價值相對穩定/集中。 價值集中在少數能提供高性能、高可靠性核心元件的領導廠商。

CPO商業化路線進程



1

交換器先行

2027-2028E

隨著交換器端口速率進入3.2T時代，CPO的功耗與密度優勢將變得無法抗拒，迎來首次大規模商業化應用。

2

xPU接力

2028-2030E

將CPO整合至GPU等AI加速器是更長遠目標。雖技術挑戰巨大，但一旦實現，市場潛力將遠超交換器應用。

GPU 之後的下一個戰場

在AI基礎設施的淘金熱中，GPU是關鍵的「鎬和鏟」，但高效的網路才是連接一切的「鐵路」。網路設備的支出，已成為僅次於AI加速器的第二大項目。

#2

AI基礎設施總成本佔比



矽光子晶片(PIC)測試的過程




第一站：晶圓級製程控制

目標：確保製程品質，為良率奠定基礎。

此階段利用非破壞性光學量測，即時監控製造過程的穩定性，確保元件的物理結構與設計高度一致。這不是測試功能，而是控制品質。

關鍵檢測項目：

- 薄膜厚度與折射率
- 關鍵尺寸 (CD) 與側壁粗糙度
- 圖形對位精度 (Overlay)
- 表面缺陷掃描



模擬：晶圓級薄膜厚度製程監控


第二站：晶片級特性驗證

目標：篩選良品晶粒 (KGD)，驗證光電性能。

晶圓切割後，在昂貴的封裝前，必須對單一晶粒進行全面性能測試，確保其光學傳輸與高速電光性能達標。

關鍵檢測項目：

- 插入損耗 (IL) & 偏振相關損耗 (PDL)
- 光譜響應 (Spectral Response)
- 傳輸頻寬 (Bandwidth)
- 眼圖 (Eye Diagram) & 誤碼率 (BER)



模擬：濾波器光譜響應測試

第三站：模組級可靠度測試

目標：克服光、電、熱交互作用的「三重困境」。

當晶片、電路與散熱元件封裝成模組後，測試焦點轉向在真實工作條件下的整體效能與長期可靠性。電、光、熱的交互影響是此階段的最大挑戰。

關鍵檢測項目：

- 光纖耦合效率與固著後偏移
- 寬溫範圍下的性能穩定性
- 熱點分析與散熱評估
- 壽命加速測試



E-O-T 三重困境

第四站：系統級效能驗證

目標：驗證最終應用中的互操作性與整體效能。

模組整合至交換器或伺服器後，必須進行最後驗證，確保其在真實網路流量下能穩定工作，並與系統中其他元件無縫協同。

關鍵檢測項目：

- 不同模組間的互操作性
- 乙太網路等通訊協定相容性
- 系統級壓力與穩定性測試
- 真實環境下的溫控/壓控可靠度



和EIC測試相比，
需要克服的問題點



精確度的匹配

光纖(10μm)與波導(1-3μm)的尺寸失配，要求**亞微米級**的對準精度。任何微小偏差都會導致訊號嚴重衰減，這是最艱鉅的物理挑戰。



自動化的鴻溝

由於對準的複雜性，PIC檢測仍大量依賴手動或半自動化。要實現大規模、低成本的量產，測試效率必須往積體電路晶片對齊。



標準化的困局

產業缺乏統一的设计、製造與測試語言。這導致高昂的客製化成本與時間浪費，嚴重制約了產業生態的成熟與效率。

CPO測試的三大挑戰與緩解策略

挑戰 (Challenge)	根本原因 (Root Cause)	對測試的影響 (Impact on Test)	關鍵緩解策略與技術 (Key Mitigation Strategies & Technologies)
光學對準	亞微米級特徵尺寸、非物理接觸、對震動/溫度敏感	測試產出率低、可重複性差、測試時間長	自主對準系統（如FormFactor）、主動/被動對準技術、可拆卸式連接器（Intel）、機器視覺與演算法優化
溫度管理	電子/光子/雷射元件高密度共存產生的高功率密度	量測結果不準確或漂移、元件潛在損傷、無法反映真實效能	整合式高低溫熱卡盤（-60°C至300°C）、專用遮罩環境（如FormFactor SiPh TopHat）、遠端雷射光源架構
高速KGD測試	最終封裝失敗成本高昂、探針的訊號完整性極限	良率損失、測試成本過高、無法有效篩選出早期缺陷	「測試左移(Shift Left Testing)」策略、內建自測（BiST）/可測試性設計（DFT）、電光探針卡、測試前模擬



光學對準

將光纖探針與晶片上微米級的光學 I/O 對準，需要亞微米級的精度。此過程對機械穩定性和溫度變化極其敏感，是實現自動化測試的最大障礙。



溫度管理

高功率ASIC與對溫度敏感的光子晶片共存，產生嚴峻的散熱問題。測試必須在寬廣的溫度範圍內進行，以模擬真實工作環境並確保結果的準確性。



高速KGD測試

為避免昂貴的封裝失敗，必須在封裝前對光學引擎進行高速的「已知良好晶片」(KGD) 測試。將高速測試「左移」至晶圓級，對探測技術和訊號完整性提出了極高要求。

CPO測試與封裝生態系統

關鍵合作關係



ATE系統與精密探測技術的強強聯合，共同開發整合測試解決方案。



透過收購快速獲取核心光學儀器技術，實現垂直整合。




領導性IDM率先採用CPO，向整個行業釋放強烈市場信號，加速生態成熟。

公司 (Company)	類別 (Category)	關鍵CPO相關貢獻/產品 (Key CPO-Related Contribution/Product)	已知的策略聯盟/併購 (Noted Strategic Alliances/M&A)
Advantest	測試與量測系統	ATE系統、光學業務佈局	與FormFactor合作
Teradyne	測試與量測系統	ATE系統、光電子測試解決方案	收購Quantifi Photonics
Keysight Technologies	測試與量測系統	FlexOTO測試優化平台、光學量測儀器	與MPI Corporation合作
FormFactor	探測與處理	自主式矽光子量測助手、SiPh TopHat、電光探針技術	與Advantest合作
MPI Corporation	探測與處理	全自動探針系統、光子自動化解決方案、熱測試系統	與Keysight合作
ASE	OSAT	先進封裝技術、熱管理解決方案、系統級封裝 (SiP)	N/A
Amkor Technology	OSAT	高產量製造 (HVM) 封裝流程、光學耦合器應用	N/A
SENKO Advanced Components	連接器與元件	ELSFP外部雷射連接器、MPC晶片級連接器	N/A
US Conec	連接器與元件	MTP®/MPO連接器、高功率擴束 (EB) 連接器	N/A
Intel	IDM / 技術驅動者	可拆卸式連接器概念、晶片上DWDM技術	N/A
NVIDIA	IDM / 技術驅動者	在交換器產品中率先採用CPO，驅動市場需求	N/A

CPO的測試過程

規格領域 (Specification Area)	OIF 3.2T IA 規格 (OIF 3.2T IA Specification)
總頻寬	3.2 Tb/s
主機電氣介面	32 x CEI-112G-XSR (向下相容 50G-XSR)
光學介面選項	8 x 400Gb/s (支援 FR4, DR4)
頻寬邊緣密度	約 140 G/mm
管理介面	基於 CMIS 的增強型規範
模組形式	定義了光學模組或被動式銅纜組件的光機規格



OIF

光學互聯網論壇

- ▶ **焦點:**封裝間 (Inter-Package) 通訊。
- ▶ **貢獻:**發布業界首個3.2T CPO模組實現協議，為32路112G電氣通訊與8路400G光學介面制定了詳細規範。
- ▶ **目標:**確保不同供應商模組間的互通性，促進開放市場。
- ▶ **專案:**推動**ELSFP**標準，規範可插拔的外部雷射光源。

UCIe

通用小晶片互連快線

- ▶ **焦點:**封裝內 (Intra-Package) Die-to-Die 通訊。
- ▶ **貢獻:**建立開放的小晶片 (Chiplet) 互連標準。
- ▶ **目標:**讓不同供應商的小晶片能像樂高一樣無縫組合。
- ▶ **意義:**是實現光學I/O (OIO) 異質整合的不可或缺的基礎。

PIC Studio: 從矽光子晶片到CPO系統的EDA解決方案

PIC Studio提供原生統一的EDA平台，將其強大工具鏈精準映射至供應鏈各環節的痛點，實現從設計到製造的無縫協作。

IC設計/IP

(聯發科、索爾思光電)

痛點：

- 複雜E/O協同設計
- 投片失敗風險高
- 設計週期冗長




PIC Studio方案：`pSim Plus` 與 `Advanced SDL` 提供原生協同模擬，大幅降低風險與週期。

晶圓代工

(台積電、穩懋)

痛點：

- 確保客戶設計可製造性
- 開發精準的PDK
- 提升晶片良率



PIC Studio方案：`pVerify DRC` 作為強大的驗證閘門，確保設計符合複雜製造規則。

封裝測試 (OSAT)

(日月光、上詮)

痛點：

- 新封裝平台開發風險高
- 系統級熱管理與SI/PI
- 缺乏與客戶協同設計工具



Legend: 傳統OSAT (Traditional OSAT), 採用 pSim Plus (Using pSim Plus)


PIC Studio方案：`pSim Plus` 建立封裝的「數位分身」，實現與客戶的早期協同設計與驗證。

測試與量測

(穎威、旺矽)

痛點：

- 需在晶片產出前開發方案
- 缺乏早期模擬數據
- 測試開發週期長



PIC Studio方案：`pSim` 的模擬數據讓測試開發與晶片製造同步進行，搶佔市場先機。

PIC Studio: 從元件、線路、到異質整合系統的光電設計流程

Optoelectronic * Design Process

Optoelectronic System/Heterogeneous Integration/CPO


- Single-mode/multi-mode/DSP/BER/TDECQ, etc.

Circuit Design (Compound/Silicon Photonics)

- Layout
- Schematic
- Schematic Driven Layout (SDL)
- front-end/back-end simulation

Process/Component Design and Solver

- Process Simulation
- Active/passive component simulation
- PCell Design/Symbol Design/Model Creation



PIC Studio

System Level Simulation pSim Plus

- Fiber optic simulation
- BER/DSP/TDECQ analysis
- System-level DSP for long-haul

Circuit Simulation pSim

- PIC Circuit Simulator
- Multi-mode//Channel
- Frequency/Time Domain
- E/P Signal Processing & Tools
- Python3 & SPICE Integration

Schematic pLogic

- SDL/Circuit Simulation Entry
- Component Parameter Control
- Photonic Link Routing Control
- Metal Link
- Cross-probe
- Visible Routing Details
- E/P Integration Support



SDL Advanced SDL

- Python Layout Scripts
- 3-in-1 GUI
- Front/Back-end Simulation Support

DRC pVerify

- DRC/Boolean/density verification
- Custom & FAB rules
- PhotoCAD integration (chamfering/auto-repair)

Layout PhotoCAD

- Python3 Environment
- Precise Complex Layout
- Auto-routing for waveguides
- Photonic Path Control
- E/P Integration
- Generic PDK Example

PIC Studio

- **pSim**
- **pSim Plus**
- **PhotoCAD**
- **Advanced SDL**
- **pLogic**
- **pMaxwell**
- **pVerify DRC**




Solver pMaxwell

- Interfaces: Ansys Lumerical, Comsol, Silvaco
- FDTD & RCWA Solvers

PIC Studio: 供應鏈的策略性賦能者

原生統一的EDA平台，將其強大工具鏈精準映射至供應鏈各環節的痛點，實現從設計到製造的無縫協作。



降低投片失敗風險

>50%

在投片前捕捉致命的跨領域設計
錯誤，確保首次投片成功。

加速產品上市時間

3-6
個月

透過協同設計與並行開發，縮短
至少一個設計週期。

原生統一協同模擬

1
個平台

從零為E/O協同設計而生，提供
無縫、穩健的設計體驗。

矽光子供應鏈關鍵參與者分析

PIC Studio: 供應鏈的策略性賦能者

原生統一的EDA平台，將其強大工具鏈精準映射至供應鏈各環節的痛點，實現從設計到製造的無縫協作。

供應鏈環節	公司名稱 (英文/中文)	關鍵角色 / 專業領域	主要業務挑戰	PIC Studio工具潛在應用映射
IC設計/IP	MediaTek / 聯發科	CPO世代的ASIC設計平台	複雜的E/O協同設計、系統級功耗與性能優化	pSim Plus (E/O協同模擬), Advanced SDL (加速佈局)
	Source Photonics / 索爾思光電	3/5奈米製程的1.6T DSP晶片設計	最先進節點的E/O協同設計、訊號完整性、功耗分析	pSim Plus (全鏈路模擬), pSim+Spice (光電協同模擬)
	Centera Photonics / 源傑科技	先進矽光子通訊晶片設計	元件性能優化、縮短設計週期、確保首次投片成功	PhotoCAD (佈局), pSim (電路模擬), pMaxwell (元件建模)
	Enlight Technology / 恩萊特科技	矽光子晶片設計服務	為客戶提供高效、可靠的設計方案，降低技術門檻	全套PIC Studio工具鏈，作為其核心設計與驗證平台
晶圓代工	TSMC / 台積電	CPO封裝技術 (COUPE)、先進製程	開發準確可靠的PDK、確保客戶設計符合製造規範	pVerify DRC (DRC規則制定), pMaxwell (元件特性分析以建立模型)
	WIN Semiconductors / 穩懋	III-V族化合物半導體 (雷射/調變器)	III-V元件與矽基板的異質整合建模與模擬	pMaxwell (元件物理模擬), pSim (元件模型驗證)
磊晶圓	Lianya / 聯亞光電	磷化銦(InP)等磊晶圓製造	磊晶品質與均勻性控制、元件特性預測	pMaxwell (材料與製程模擬), pSim (元件模型建立)
封裝測試(OSAT)	ASE Technology / 日月光投控	先進封裝平台 (FOCoS, FOPOP)	系統級熱管理、高頻訊號完整性、封裝應力分析	pSim Plus (封裝寄生參數S-parameter分析、熱串擾模擬)
	Shuen / 上詮	CPO光纖陣列單元(FAU)封裝	精密光纖對位、封裝後的性能驗證	PhotoCAD (精密佈局), pSim Plus (封裝級模擬)
	WinWay / 穎威	晶圓級CPO光學測試介面	在晶片量產前開發高精度、高可靠性的測試方案	pSim Plus (提供模擬眼圖與訊號特性，用於測試治具設計)
系統/模組	Accton / 智邦	高速網路交換器	整合CPO元件，確保系統整體性能、功耗與散熱達標	pSim Plus (系統級鏈路模擬, 評估不同供應商元件的影響)

供應鏈環節	核心痛點	適用的PIC Studio工具	相關特性	核心價值主張 (如何幫助客戶獲利/創新)
IC設計公司	E/O交互作用複雜，投片風險高，設計週期長	pSim Plus, Advanced SDL, PhotoCAD	E/O協同模擬、IBIS-AMI/Spice整合、原理圖驅動佈局、光子專用佈局功能	在投片前捕捉致命的跨領域設計錯誤， 將投片失敗風險降低50%以上 ，確保首次投片成功， 將產品上市時間縮短至少一個設計週期 。
晶圓代工廠	確保客戶設計符合製造規範，提升良率，開發精準PDK	pVerify DRC, pMaxwell	可客製化的DRC規則集、擴展幾何檢查、FDTD元件物理模擬	提供給客戶一個穩健的驗證流程， 減少因DRC違規導致的設計修改往返 。建立高精度的PDK模型，提升客戶設計的成功率。
OSAT廠	新封裝平台開發風險高，熱管理與訊號完整性挑戰大	pSim Plus	封裝寄生參數(S-parameter)分析、熱串擾模擬、全系統虛擬原型	將新封裝平台的設計驗證時間縮短3-6個月 。透過與客戶的協同設計，提供有性能保證的封裝解決方案，提升其在價值鏈中的地位與利潤。
測試與量測公司	需在早期開發CPO測試方案，缺乏實際晶片數據	pSim, pSim Plus	精確的眼圖、BER、TDECQ模擬，提供訊號特性數據	根據模擬數據 提前6個月啟動測試介面與演算法的開發 ，實現與晶片製造同步完成測試方案，搶佔市場先機。



PIC Studio Test Design Kit (TDK) 自動化測試與數據統計系統

對大量生產環境下的晶圓測試，建立PIC佈局的光學埠和電氣埠的JSON映射檔，可以實現以下優勢：

1. 自動化測試流程

- 測試機台讀取JSON映射檔定位測試點
- 自動調整光纖對準和電探針定位
- 根據預設測試方案執行測試序列
- 資料即時採集並保存

2. 資料存儲結構

- 分層資料庫設計：晶圓批次→晶圓ID→晶片位置→器件類型→參數
- 存儲原始測試資料和處理後的關鍵參數
- 保存測試條件和環境參數
- 記錄測試時間戳記和操作員資訊

3. 自動統計分析功能

- 即時計算良率和關鍵參數分佈
- 生成晶圓內和晶圓間的參數散佈圖
- 自動識別異常值和趨勢變化
- 基於統計分析的預警機制

4. 視覺化儀錶板

- 即時顯示測試進度和結果
- 互動式資料流覽和篩選
- 多維參數關聯分析
- 生成自訂報告和圖表

PIC Studio Test Design Kit (TDK) 系統組成與整合框架

PIC 設計與模擬流程整合

PhotoCAD

PIC佈局與埠標注，匯出
JSON映射文件

pSim Plus

光電電路模擬，支援結構-端
口比對與模型驗證

TDK平臺

自動化測試系統 + 資料庫 +
儀錶板

資料閉環流程：設計 - 測試 - 模擬分析

設計佈局

(PhotoCAD)

匯出映射

(JSON)

自動測試

(TDK系統)


資料存儲

(資料庫)



模擬比對

(pSim Plus)

Nokia Bell Labs 利用 PIC Studio 首創全光循環神經網路架構 突破傳統光子神經網路局限



製造完成的全光循環神經網路（ORNN）芯片顯微鏡照片




性能對比結果顯示ORNN（紅色）方案
相比傳統PNN（藍色）方案的明顯優勢

技術價值


- 證明了先進設計工具在光電子晶片開發中的實用價值。
- **PIC Studio** 使複雜的設計改善和性能驗證更加高效，將理論概念轉化為實際可用的元件。
- 創新的ORNN設計通過全光處理方式替代高功耗數位信號處理，提升光通信系統的性能。

PIC Studio 成功案例：Nokia Bell Labs


Cell-free 大規模MIMO網路中的光子技術應用 ECOC, the European Conference on Optical Communication, 2025




Cell-free大規模MIMO前傳架構圖，展示了完整的系統設計，包括資料傳輸和集中式遠端射頻載波分發，以及add/drop模組的詳細光子技術線路設計。




性能分析結果，顯示了資料傳輸通道的誤碼率與接收光功率曲線、USRP空中介面信號相位差隨時間的變化情況，以及相位差樣本的長條圖，證明了優異的相位穩定性。



概念驗證演示裝置圖，顯示了光譜特性和用於add/drop模組實現的矽光子晶片的顯微照片。



MIMO處理後的無線信號EVM分佈結果，展示了遠端光傳送本地振盪器相比傳統同步方案的優異性能。



04

未來展望

駕馭CPO時代的三大構造板塊轉移

技術轉移: 從增量演進到多物理設計平台	市場轉移: 垂直帝國 vs. 開放聯邦	價值鏈轉移: 價值向上游及賦能者集中
• 功耗是第一驅動力: CPO並非選項，而是AI算力擴展的物理必然，旨在突破功耗牆。	• 兩大哲學之爭: NVIDIA的封閉垂直整合生態，與Broadcom/UALink主導的開放標準生態，正在爭奪數據中心的未來。	• 價值向上游遷移: 利潤正從傳統模組組裝廠，向掌握核心IP的ASIC設計廠、擁有先進封裝的晶圓代工廠(TSMC)及關鍵元件(ELS)供應商轉移。
• 設計複雜度劇增: MRM的熱敏感性、光纖的微米級對位、光電熱的串擾，使單點工具失效，呼喚一個統一的EDA協同設計平台。	• 客戶策略分化: 雲端服務商(CSP)正透過雙軌、觀望或自研(OCS)等策略，應對此市場格局，其核心訴求是避免供應商鎖定。	• 生態系賦能者崛起: 在此碎裂化的新供應鏈中，能提供跨領域設計、模擬與測試驗證工具的EDA廠商，成為確保生態系成功的關鍵粘合劑。



3-5年市場預測

廠商 (Vendor)	核心策略 (Core Strategy)	技術路徑 (Tech Path)	生態系統模式 (Ecosystem Model)	目標市場 (Target Market)
NVIDIA	垂直整合AI系統 (Vertical AI System Integration)	3D堆疊 (SoIC/COUPE), MRM	封閉帝國 (Closed Empire)	AI工廠 (Scale-Out)
Broadcom	水平賦能平台 (Horizontal Enablement Platform)	2.5D整合, MZM	開放聯邦 (Open Federation)	通用網路 & AI (Broad Market)
Marvell	客製化賦能 (Customization Enabler)	3D SiPho 引擎, MZM	開放平台 (Open Platform)	客製化XPU (Scale-Up)
Intel	差異化整合 (Differentiated Integration)	整合光源 (ILS), MZM	晶片組 (Chiplet)生態 (OIO)	橫向/縱向擴展 (Both)

技術演進路線圖 (2025-2030)

未來五年將是CPO技術從商業化到市場成熟的關鍵時期，傳輸速率將呈指數級增長。

- 2025-2026: 關鍵轉折點**
1.6T 傳輸速率成為市場主流，NVIDIA GB300 等晶片開始採用CPO技術，TSMC樣品交付，3D混合集成技術逐步成熟。
- 2027-2028: 技術突破期**
6.4T 光學模組商業化，與可插拔光學器件展開全面競爭。3D封裝技術成熟，製造成本開始下降。
- 2029-2030: 市場成熟期**
CPO在高階資料中心成為主流選擇，6.4T及以上速率廣泛應用，完整的CPO生態系統建立。

機遇與挑戰並存

市場機會

- ✓ AI資料中心需求爆發，推動GPU高速互連。
- ✓ 5G/6G基礎設施建設創造新的高頻寬需求。
- ✓ 雲端服務商 (AWS, Google, Meta) 的大規模部署計劃。

技術挑戰

- ⚠ 熱管理：PIC與EIC之間的熱交叉干擾是關鍵瓶頸。
- ⚠ 製造良率：複雜封裝工藝對良率控制提出高要求。
- ⚠ 光學對準：高精度的對準技術門檻極高。

歡迎產業與學術合作

ENLIGHT TECHNOLOGY

恩萊特科技股份有限公司

Latitude Design Systems Authorized Distributor

Enlight Technology Co., Ltd.

www.enlight-tec.com


sales@enlight-tec.com

03 602 7403

7F.-3, No. 295, Sec. 2, Guangfu Rd., East Dist.,

Hsinchu City 300195, Taiwan





Thank you